Percobaan 1 Kondisi 4
Buatlah rangkaian J-K Flip-Flop dan D Flip- Flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1= 1, B2=0, B3= Clock, B4=0, B5=0, B6=0.
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi
[Kembali]
4. Prinsip Kerja
[Kembali]
Pada percobaan 1 digunakan dua jenis flip- flop, yaitu D Flip- Flop dan J-K flip- flop. Pada J-K flip flop terlihat bahwa B0 terhubung ke ke Reset (R) dan B1 terhubung ke set (S). Pada kondisi ini, R dan S sama- sama diberikan logika 1 (high) sehingga menyebabkan R dan S tidak aktif karena R dan S akan aktif ketika diberikan logika 0. yang mana JK Flip flop akan aktif ketika RS dimatikan dan ketika ada clock, jika diberi input apapun, maka akan terjadi perubahan pada inputnya. Ketika J dan K berlogika 0, maka outputnya tidak akan mengalami perubahan. Sedangkan ketika input J berlogika 0, dan K berlogika 1, maka Q akan berlogika 2 dan Q' merupakan kebalikan dari Q. Sedangkan ketika J berlogika 0 dan K berlogika 1, maka Q akan berlogika 0 dan Q' berlogika 1. sedangkan ketika J dan K berlogika 1, maka outputnya akan memiliki keadaan berlawanan. Sedangkan ketika R atau S diaktifkan, misalnya R berlogika 1, maka Q akan dipaksa untuk berlogika 0. Sedangkan ketika S berlogika 1, maka Q akan berlogika 1.
sedangkan untuk D flip- flop, ketika input clock diberi logika 0, maka ketika D diberi logika berapapun tidak akan membuat Q berubah, karena ketika CLK berlogika nol, maka akan menyebabkan flip-flop mengabaikan input D atau D mengalami kondisi don't care sehingga tidak akan memberikan pengaruh apapun terhadap Q. Input D akan memberikan pengaruh terhadap hasil jika Clock berlogika 1 (high).
5. Link Download
[Kembali]
.jpeg)
Tidak ada komentar:
Posting Komentar