2. Alat dan Bahan
[Kembali]
1. Panel DL2203D
2. Panel DL2203C
3. Panel DL2203S
4. Jumper
.png)
7. Switch
8. Power DC
9. Logic Probe
Gambar 3.2 Rangkaian percobaan pada Delorenzo
Percobaan 1 merupakan percobaan asynchronous binary counter 4 bit yang mana menggunakan 4 buah IC J-K Flip- Flop dimana input J dan K dihubungkan jadi 1 sehingga menjadi T flip- flop. Pada saat J-K dihubungkan ke power, maka Jk mengalami kondisi Toogle (berlawanan). Akan tetapi, karena disini Jk juga diberikan input clock, maka outputnya akan mengalami perubahan sesuai dengan keadaan aktifnya, yaitu akan aktif pada saat fall time (dari 1 ke 0).
Disini clock akan mentrigger saat kondisi fall time, sehingga input J-K pertama dari power yaitu 1 akan mengalami toogle (berlawanan) dan menghasilkan output 0. Akan tetapi, clock hanya akan mempengaruhi JK flip- flop pertama. Hal tersebut dikarenakan Flip- flop kedua dan seterusnya mendapatkan input clock dari output J-K flip- flop sebelumya, yang mana counter akan mejadi counter up ketika input flip- flop selanjutnya berasal dari output Q flip- flop sebelumnya dan menjadi counter down ketika input flip-flop selanjutnya berasal dari Q' flip- flop sebelumnya.
6. Analisa
[Kembali]
1. Analisa apa yang terjadi jika masing-masing input flip-flop selanjutnya dihubungkan dengan Q' flip- flop sebelumnya
Jawab:
Ketika input masing- masing flip-flop selanjutnya dihubungkan dengan Q' flip-flop sebelumnya maka counter tersebut menjadi counter down. Karena pada prinsipnya, counter up merupakan counter yang mana input flip-flop selanjutnya berasul dan flip-flop sebelumnya dan counter down merupakan counter yang input flip-flop selanjutnya berasal dan Q’ flip-flop sebelumnya.
2. Jelaskan perbedaan pemasangan rangkaian asynchronous counter up dengan asynchronous counter down
Jawab:
Perbedaan pemasangannya terdapat pada pemasangan input flip-flop. Pada asynchronous counter up input flip-flop selanjutnya dihubungkan dengan output Q flip- flop sebelumnya. Sedangkan pada asynchronous counter down, input flip- flop selanjutnya dihubungkan dengan output Q' flip- flop sebelumnya.
3. Jelaskan apa yang terjadi saat rangkaian berjalan kaki S diaktifkan/ input kaki s diberi logika 0
Kaki s merupakan aktif rendah sehingga kaki s akan aktif ketika diberikan logika nol. Ketika kaki S aktif, maka output atau menampilkan nilai maksimal yang dapat dihitung oleh counter, yang mana pada counter percobaan 1 nilai maksimalnya adalah 9 (1 0 0 1) sehingga akan menampilkan output 9 pada seven segment atau pada H0=1 H1=0 H2=0 dan H3=1. Nilai maksimal yang dapat ditampilkan oleh counter dapat ditingkatkan dengan cara mengurangi jumlah flip-flopnya.
7. Link Download
[Kembali]
.jpeg)
Tidak ada komentar:
Posting Komentar